jSimuGate

jSimuGate

std_logic 신호를 사용하여 트랜지스터 및 다이오드가 내장 된 게이트 및 PLA, 로직 구성 요소가 통합 된 프로세서를 설계 및 시뮬레이션합니다.버스 배선, 개별 부품의 역 극성 또는 부품을 오픈 컬렉터로 변경하기 쉽습니다.게이트에 DeMorgan을 적용하십시오!.

오픈 소스 라이센스가있는 Python 용 jSimuGate의 대안