Synopsys Design Compiler

Synopsys Design Compiler

IC 제조를 위해 Verilog, VHDL 및 System Verilog를 GDSII 마스크로 컴파일하기위한 ASIC 로직 합성 소프트웨어.
Synopsys는 Design Compiler 2010을 제공하여 합성 및 물리적 구현 흐름의 2 배 속도를 제공합니다.RTL 설계자는 평면도 조사를 수행하여 평면도 문제를 조기에 식별하고 수정할 수 있습니다.
synopsys-design-compiler

웹 사이트:

카테고리

라이센스가있는 모든 플랫폼에서 Synopsys Design Compiler를 대체

Scriptum

Scriptum

Scriptum은 Windows 및 Linux에서 실행되는 VHDL 및 Verilog 디자인에 중점을 둔 무료 텍스트 편집기입니다.탭 페이지와 결합 된 다중 문서 창 인터페이스를 사용하면 VHDL, Verilog 및 기타 언어 파일을 편집 할 수있는 매끄러운 환경을 제공합니다.
Synplify Pro

Synplify Pro

Xilinx 및 Altera와 같은 FPGA를위한 일반적인 FPGA 합성 프론트 엔드.